Banca de QUALIFICAÇÃO: IVENILTON ALEXANDRE DE SOUZA MOURA

Uma banca de QUALIFICAÇÃO de MESTRADO foi cadastrada pelo programa.
DISCENTE: IVENILTON ALEXANDRE DE SOUZA MOURA
DATA: 29/07/2019
HORA: 10:00
LOCAL: Sala de videoconferência do PPgCC
TÍTULO: Proposta, Validação e Avaliação Qualitativa de Uma Arquitetura MPSoC Baseada Nos Elementos de Processamento de IPNoSys II
PALAVRAS-CHAVES: Rede em Chip, Arquiteturas Paralelas, MPSoC, Arquiteturas: IPNOSys, IPNOSys II, IPNOSys-MPSoC,
PÁGINAS: 86
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

IPNOSys (Integrated Processing NoC System) é uma arquitetura não convencional, de computador que utiliza uma NoC (Network on-Chip) em uma topologia de malha 4 x 4, que abriga suas unidades de roteamento e processamento (RPUs). Ela executa processamento de pacotes trabalhando com conceitos de processamento em fila, permitindo a execução de até quatro tarefas simultaneamente. Com base em algumas de suas características e principalmente no seu modelo de programação, foram originadas as arquiteturas da família IPNOSys (IPNOSys II e IPNOSys-MPSoC). A IPNOSys II utiliza basicamente o mesmo modelo de programação da IPNOSys, no entanto, sua estrutura é composta de uma árvore de componentes chamados CSU (Communication and Synchronization Unit). Esses componentes podem conter ligações para outras quatro CSUs ou quatro unidades de processamento capazes de processar um pacote inteiro (PPUs - Packet Processor Unit). Conforme a árvore de elementos cresce, aumenta o caminho a percorrer para atingir as PPUs. Já a IPNOSys-MPSOC é uma arquitetura formada por uma rede de quatro IPNOSys, usando cada um deles como elemento processador. Dessa forma, a rede é capaz de realizar até dezesseis processamentos em paralelo. Essa organização oferece potencial para paralelizar uma grande quantidade de processos, no entanto sua estrutura em árvore produz uma taxa cada vez maior de transmissão conforme a quantidade de níveis aumenta. A IPNOSys-MPSoC é capaz de paralelizar no máximo 16 tarefas, não apresentando potencial para aumento da quantidade de pacotes em execução simultânea pelo fato de exigir mais canais de comunicação conforme aumenta a quantidade de elementos processadores (IPNOSys completos). A proposta desse trabalho é realizar os estudos de viabilidade para a composição de uma arquitetura usando como elementos de processamento as mesmas PPUs da arquitetura IPNOSys II, organizados em uma NoC de dimensões 4 x 4 como a NoC utilizada em IPNOSys, de modo a aumentar para 64 a quantidade de tarefas em execução simultânea. A arquitetura deve considerar a localização física das PPUs na alocação de tarefas inter-relacionadas, facilitando a comunicação entre tarefas pertencente a um mesmo programa.

MEMBROS DA BANCA:
Presidente - 1177449 - IVAN SARAIVA SILVA
Interno - 1226761 - RAIMUNDO SANTOS MOURA
Interno - 1579396 - RODRIGO DE MELO SOUZA VERAS