Notícias

Banca de QUALIFICAÇÃO: IVENILTON ALEXANDRE DE SOUZA MOURA

Uma banca de QUALIFICAÇÃO de MESTRADO foi cadastrada pelo programa.
DISCENTE: IVENILTON ALEXANDRE DE SOUZA MOURA
DATA: 30/11/2016
HORA: 14:30
LOCAL: Sala de Videoconferência do CCN (prédio do PPGCC)
TÍTULO: Projeto, descrição e validação de uma Arquitetura MPSoC utilizando os elementos de processamento de IPNoSys II como núcleos de processamento
PALAVRAS-CHAVES: Cluster; IPNoSys; Paralelismo; Processadores; Redes em chip;
PÁGINAS: 92
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

As arquiteturas paralelas se tornaram uma alternativa viável para o aumento de desempenho de processadores, desde quando as barreiras térmicas e de frequência tornaram os sistemas monoprocessados menos vantajosos. Muitas dessas arquiteturas não seguem ao padrão de Von Neumann, como é o caso da família IPNoSys. Na sua primeira arquitetura, chamada simplesmente de IPNoSys, implementa um novo modelo de execução e de programação. Além disso, ela é capaz de possibilitar o paralelismo simultâneo de até quatro processos. Na arquitetura IPNoSys II, foi possível o aumento do paralelismo, modificando o modelo de execução original e criando uma estrutura hierárquica em forma e árvore. Isso possibilitou o aumento de elementos de processamento. Já em IPNoSys - MPSoC, para aumentar o paralelismo simultâneo, foi utilizada uma rede de roteadores, onde cada um é contemplado com uma estrutura igual ao IPNoSys, portanto, cada nó dessa rede em chip (Network-onChip - NoC) tem potencial para execução de quatro processos simultaneamente. Nesse contexto, é pretendida a criação de uma nova arquitetura, baseada na família IPNoSys, com maior paralelismo simultâneo, mantendo as características do modelo de programação original. A abordagem em construção nesse trabalho usa uma NoC em forma de matriz 4 x 4, onde cada nó dessa rede contempla uma estrutura que suporta quatro Elementos Processadores (EPs) do tipo usado na arquitetura IPNoSys II, aumentando o potencial de paralelismo em relação a abordagem original. Nessa situação, foi criada uma estrutura que permite a formação um grupo de recursos de processamento para cada programa em execução. Assim, vários grupos podem estar em execução simultaneamente. Esses grupos (também chamados de clusters) aumentam e diminuem de tamanho por meio de protocolos de alocação e desalocação de recursos, conforme a necessidade de cada programa. Nos testes realizados através de um protótipo é possível observar a condição em que grupos de programas em execução simultânea realizam expansões e reduções, de acordo com a necessidade momentânea de cada programa em execução. Na implementação realizada, que usa como base a troca de mensagens, é possível perceber a constante comunicação necessária para manutenção de um cluster.


MEMBROS DA BANCA:
Presidente - 1177449 - IVAN SARAIVA SILVA
Interno - 1226761 - RAIMUNDO SANTOS MOURA
Externo à Instituição - SILVIO ROBERTO FERNANDES DE ARAÚJO - UFERSA
Notícia cadastrada em: 16/11/2016 09:22
SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | © UFRN | sigjb06.ufpi.br.instancia1 23/07/2019 08:35