Notícias

Banca de DEFESA: FRANCISCO CARLOS SILVA JUNIOR

Uma banca de DEFESA de MESTRADO foi cadastrada pelo programa.
DISCENTE: FRANCISCO CARLOS SILVA JUNIOR
DATA: 14/08/2018
HORA: 09:00
LOCAL: Sala de Videoconferência do PPGCC
TÍTULO: DREAMS – Um Array Reconfigurável Dinâmico para Sistemas Multiprocessadores
PALAVRAS-CHAVES: Arquiteturas Reconfiguráveis; Muiticore; SystemC; Modelagem TLM
PÁGINAS: 123
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

Observa-se nos dias atuais que os sistemas embarcados estão cada vez mais heterogêneos. Diferentes funcionalidades são integradas em um mesmo dispositivo. Juntamente com essa heterogeneidade, as aplicações executadas nesses dispositivos estão cada vez mais complexas. Processadores convencionais (Processadores de Propósito Geral ou Processadores de Aplicação específica) são capazes de fornecer desempenho ou flexibilidade, mas não ambos. Nesse cenário, há uma busca por soluções arquiteturais que possam fornecer desempenho e maior flexibilidade aos dispositivos processantes. Arquiteturas reconfiguráveis já se mostraram como uma solução arquitetural com maior flexibilidade que os processadores convencionais e capazes de aumentar desempenho em ambientes single core. Contudo, nos dias atuais, as arquiteturas multicore são dominantes no mercado de processadores. Com isso, é necessário rever o modo como as arquiteturas reconfiguráveis são concebidas e utilizadas. Tradicionalmente, em ambientes single core, uma arquitetura reconfigurável (geralmente formada por um array de unidades funcionais) é acoplada ao processador, gerando-se considerável custo adicional em área. Portanto, migrar as arquiteturas reconfiguráveis tradicionais para um ambiente multicore geraria grande overhead de área. Dentro deste contexto, este trabalho propõe uma arquitetura adaptável para processadores multicore. Arquitetura adaptável é um modelo arquitetural derivado de arquiteturas reconfiguráveis. A diferença entre esses dois modelos está no modo como a reconfiguração é realizada. Enquanto que na arquitetura reconfigurável o hardware é modificado, na arquitetura adaptável o hardware é programado utilizando-se unidades funcionais disponíveis na arquitetura. A arquitetura proposta possui apenas 1 coluna com 6 unidades funcionais por núcleo. Deste modo, diminui-se consideravelmente o custo adicional em área devido ao uso da arquitetura adaptável no sistema multicore. A arquitetura proposta oferece recursos computacionais para acelerar múltiplas threads (ou processos) executando simultaneamente em diferentes núcleos de um processador multicore. Essa arquitetura inclui um tradutor binário que converte, em tempo de execução, sequências de instruções executadas em um núcleo do processador, para serem executadas na arquitetura adaptável. O tradutor binário provê compatibilidade de software e faz o mecanismo de reconfiguração da arquitetura ser totalmente transparente. Além do tradutor binário, também será possível gerar configuração via compilador. A arquitetura proposta foi implementada utilizando SystemC e possui componentes descritos em RTL (Register Transfer Level) e TLM (Transaction Level Modelling). Sua validação foi realizada através de um subconjunto do benchmark ParmiBench, uma aplicação de multiplicação de matriz e de um filtro laplaciano. Para análise de desempenho, foi feita uma comparação da execução da arquitetura proposta com a execução em um processador MIPS com 4 núcleos. Os resultados obtidos mostram o potencial de aceleração que a arquitetura pode alcançar em ambientes multicore. Além disso, mostra a possibilidade da arquitetura explorar tanto ILP(Instruction Level Parallelism) quando o TLP (Thread Level Paralelism) por intermédio do compartilhamento dos elementos de processamento entre os nucleos


MEMBROS DA BANCA:
Externo à Instituição - ALBA CRISTINA MAGALHAES ALVES DE MELO - UnB
Presidente - 1177449 - IVAN SARAIVA SILVA
Interno - 1350246 - KELSON ROMULO TEIXEIRA AIRES
Interno - 1226761 - RAIMUNDO SANTOS MOURA
Notícia cadastrada em: 16/07/2018 11:11
SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | © UFRN | sigjb04.ufpi.br.instancia1 23/04/2019 03:14