Notícias

Banca de QUALIFICAÇÃO: LUCAS FERNANDES RIBEIRO

Uma banca de QUALIFICAÇÃO de MESTRADO foi cadastrada pelo programa.
DISCENTE: LUCAS FERNANDES RIBEIRO
DATA: 27/08/2018
HORA: 14:30
LOCAL: Sala de Video Conferência - NCAD
TÍTULO: O processo de desenvolvimento de hardware e software antes sequêncial foi substituído por um modelo de desenvolvimento concorrente. Isso decorre do contínuo crescimento da complexidade dos sistemas e do encurtamento da janela de time-to-market. Projetos de hardware quase sempre resultam em novos paradigmas, bem como na inserção de instruções não suportados em compiladores convencionais. O objetivo desta dissertação é apresentar o framework COGNITE, detalhando o conjunto recursos da API e o padrão a ser adotado para a implementação de um compilador utilizando o framework. O foco principal deste trabalho é disponibilizar uma infraestrutura que acelere o desenvolvimento de geradores de código para validação de projetos de hardware. Foram expostos casos de uso reais e os métodos empregados para validar e avaliar tanto o framework quanto o código gerado. Os resultados mostram que o código gerado apresenta desempenho semelhante ou superior em alguns dos critérios analisados quando comparado com o compilador Gnu GCC Cross-Compile, embora a maior aquisição tenha sido a facilidade e flexibilidade no que se refere a construção de geradores para novas arquiteturas alvo e ferramentas de análise para os códigos gerados.
PALAVRAS-CHAVES: Tradução binária. Software pipelining. Modulo scheduling. Arquitetura reconfigurável. Laço
PÁGINAS: 65
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

No momento atual, com o aumento na complexidade das aplicações, a quantidade de dados gerados vem crescendo mais rapidamente que a Lei de Moore, exigindo-se um desempenho cada vez maior dos processadores. Pra lidar com essa crescente, arquiteturas reconfiguráveis (AR) surgem como uma atrativa solução. O maior desafio para arquiteturas reconfiguráveis é a necessidade da modificação do software. A maioria das ARs ou depende do programador ou do compilador para executar tal modificação, ambas alternativas apresentam desvantagens. Um Tradutor Binário (TB) possui o potencial de superar essas desvantagens, permitindo ARs transparentes ao software e provendo benefícios imediatos. Ainda em meio ao aumento na quantidade de dados gerados e na complexidade das aplicações, nota-se que os laços presentes em algumas dessas aplicações são responsáveis por até 71% do tempo de execução do código. Otimizando-se esse tempo, é possível obter um ganho no tempo total de execução da aplicação, esse ganho de desempenho pode ser obtido com uso de software pipelining nos laços da aplicação. Este trabalho propõe o uso de tradução binária e a técnica de software pipelining utilizando modulo scheduling em software para uma arquitetura reconfigurável de grão grosso.


MEMBROS DA BANCA:
Presidente - 1177449 - IVAN SARAIVA SILVA
Interno - 1350246 - KELSON ROMULO TEIXEIRA AIRES
Interno - 1226761 - RAIMUNDO SANTOS MOURA
Notícia cadastrada em: 15/08/2018 10:28
SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | © UFRN | sigjb03.ufpi.br.instancia1 22/07/2019 20:19