Notícias

Banca de QUALIFICAÇÃO: HILDEBRANDO ALVES DE ARAÚJO SEGUNDO

Uma banca de QUALIFICAÇÃO de MESTRADO foi cadastrada pelo programa.
DISCENTE: HILDEBRANDO ALVES DE ARAÚJO SEGUNDO
DATA: 30/08/2013
HORA: 14:30
LOCAL: LeG 02 - Departamento de Computação _ CCN
TÍTULO:

Pré-Busca de Dados em Arquiteturas Multicore com Memória local de Rascunho


PALAVRAS-CHAVES:

processadores embarcados, pré-busca de dados, multicore, VHDL


PÁGINAS: 65
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
SUBÁREA: Sistemas de Computação
ESPECIALIDADE: Hardware
RESUMO:

As arquiteturas de microprocessadores evoluíram significativamente desde seu surgimento em 1971. O Intel 4004, que foi o primeiro microprocessador comercializado, trabalhava com registradores de 4 bits, tinha apenas 46 instruções e sua integração requereu cerca de 2300 transistores, ocupando um área de 12 mm², com uma tecnologia de 10um. Atualmente, quando vivemos a era dos microprocessadores multicore, temos, por exemplo, o microprocessador Intel Xehon Phi, que integra 10 núcleos de processamento, requer aproximadamente 5 bilhões de transistores para a sua integração, usando uma tecnologia de 22 nm.

 Esta evolução, que se deu como resultado da constante busca pelo aumento de desempenho, teve dois “atores” principais. A evolução dos processos tecnológicos de integração, por um lado, implicaram em redução de área e aumento da freqüência  de execução.  Evoluções arquiteturais, por outro lado, contribuíram significativamente para a melhoria e aceleração do processamento. Entre as evoluções arquiteturais pode-se citar como estando entre as mais importantes, a utilização de hierarquias de memória, que permitiu reduzir o tempo de acesso a instruções e dados e o modelo de execução em pipeline, que permitiu aumentar a vazão no que se refere a execução de instruções.

 Nos últimos anos, devido a integração de múltiplos núcleos de processamento no mesmo chip (arquitetura multicore, many-core ou Multiprocessor Systems on Chip), observou-se que o problema conhecido como Memory Wall migrou da interface entre o microprocessador e a memória externa, para o interior dos chip, situando-se entre a interface dos núcleos e a memória local. Uma alternativa para minimizar ou resolver este problema está na redefinição das hierarquias de memória das arquiteturas multicore utilizando memória local de rascunho. As memórias locais de rascunho apresentam vantagens quando comparadas as memórias cahce devido a: (1) menor consumo de energia; (b) flexibilidade quanto ao gerenciamento.

 Nesta dissertação propomos a utilização do método de pré-busca de dados como uma técnica de gerenciamento da memória local de rascunho de arquiteturas multicore. Para validação da proposta um bloco de hardware será desenvolvido com o auxílio da linguagem VHDL, uma vez prototipado o bloco de hardware será validado por simulação e prototipagem em placas de desenvolvimento dotadas de circuitos reconfiguráveis (FPGA – Field Programmable Gate Array).


MEMBROS DA BANCA:
Interno - 1632667 - ANDRE MACEDO SANTANA
Presidente - 1177449 - IVAN SARAIVA SILVA
Interno - 1350246 - KELSON ROMULO TEIXEIRA AIRES
Interno - 1226761 - RAIMUNDO SANTOS MOURA
Notícia cadastrada em: 19/08/2013 17:07
SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | © UFRN | sigjb04.ufpi.br.instancia1 17/10/2019 03:09